# 日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されるいる事項と同一であることを証明する。 デ

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 顊 年 月 日 Date of Application:

2000年 6月30日

出 願 番 号 Application Number:

特願2000-197922

株式会社日立製作所

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 3月30日

特許庁長官 Commissioner Patent Office







#### 特2000-197922

【書類名】

特許願

【整理番号】

H00007731

【あて先】

特許庁長官 殿

【国際特許分類】

G01S 7/28

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

上野 聡

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

林 輝義

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

原田 卓

【特許出願人】

【識別番号】 000005108

【氏名又は名称】

株式会社 日立製作所

【代理人】

【識別番号】

100085811

【弁理士】

【氏名又は名称】

大日方 富雄

【手数料の表示】

【予納台帳番号】 027177

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

## 特2000-197922

【物件名】 要約書 1

【プルーフの要否】 要

 $\bigcirc$ 

#### 【書類名】 明細書

【発明の名称】 半導体集積回路および光伝送用送信回路

#### 【特許請求の範囲】

【請求項1】 印加される制御電圧に応じた周波数で発振動作する電圧制御発振器と、該電圧制御発振器の発振出力信号の位相と所定周波数の信号の位相を比較する位相比較器とを含み、該位相比較器の出力に基づいて位相差に応じた電圧を出力する回路の出力電圧が電圧制御発振器に印加されて、上記電圧制御発振器の発振周波数が制御されるようにされたPLL回路を備えた半導体集積回路において、

周波数可変範囲の中心周波数がそれぞれ異なり且つ周波数可変範囲が互いに連続もしくは重なりを有するようにされた複数の電圧制御発振器と、これらの複数の電圧制御発振器の中から1個を選択する選択手段とを備えたことを特徴とする 半導体集積回路。

【請求項2】 印加される制御電圧に応じた周波数で発振動作する電圧制御発振器と、該電圧制御発振器の発振出力信号の位相と所定周波数の信号の位相とを比較する位相比較器とを含み、該位相比較器の出力に基づいて位相差に応じた電圧を出力する回路の出力電圧が電圧制御発振器に印加されて、上記電圧制御発振器の発振周波数が制御されるようにされたPLL回路を備えた半導体集積回路において、

上記電圧制御発振器は、インダクタとキャパシタとを有する共振回路を含み周波数可変範囲の中心周波数がそれぞれ異なる複数の共振型発振器と、これらの複数の共振型発振器の中から1個を選択する選択手段とを備えたことを特徴とする 半導体集積回路。

【請求項3】 上記複数の共振型発振器は、周波数可変範囲が互いに連続も しくは重なりを有するようにされていることを特徴とする請求項2記載の半導体 集積回路。

【請求項4】 上記選択手段は、上記複数の共振型発振器の各々に対応する 複数のヒューズを含んだヒューズ回路を備え、該ヒューズ回路の何れかのヒュー ズが断線破壊又は導通破壊され、これにより上記複数の共振型発振器のうち1個 の共振型発振器にのみ電源が供給されるように構成されていることを特徴とする 請求項2に記載の半導体集積回路。

【請求項5】 上記選択手段は、制御信号に応じて何れか1個の共振型発振器の出力を上記位相比較回路に供給させ、他の共振型発振器の出力を遮断するセレクタ回路を備えていることを特徴とする請求項2に記載の半導体集積回路。

【請求項6】 上記複数の共振型発振器には電源供給用トランジスタがそれぞれ設けられ、上記ヒューズ回路は、破壊されたヒューズに対応する共振型発振器の電源供給用トランジスタを通電状態に、破壊されていないヒューズに対応する共振型発振器の電源供給用トランジスタを非通電状態にするように構成されていることを特徴とする請求項4記載の半導体集積回路。

【請求項7】 上記複数の共振型発振器の出力側にはそれぞれバッファ回路が設けられ、

上記ヒューズ回路は、複数の上記バッファ回路のうち上記電源が供給された共振型発振器に対応した1個のみを動作可能にすることを特徴とする請求項4記載の半導体集積回路。

【請求項8】 上記インダクタは半導体基板上に螺旋状に形成された配線からなるスパイラル型インダクタであり、上記キャパシタは逆方向接続されたPN接合からなる可変容量ダイオードであることを特徴とする請求項2~7の何れかに記載の半導体集積回路。

【請求項9】 チップ外から入力される複数の低速データ信号を多重化して 高速データ信号として出力するマルチプレクサと、チップ外から入力されるクロックに基づき上記マルチプレクサに動作クロックを供給するPLL回路とが、1 個の半導体基板上に設けられた光伝送用送信回路において、

上記PLL回路は、インダクタおよびキャパシタを有する共振回路を含み、印加される制御電圧に応じた周波数で発振動作し且つ周波数可変範囲の中心周波数がそれぞれ異なるとともに該周波数可変範囲が互いに連続もしくは重なりを有するようにされた複数の電圧制御発振器と、これらの複数の電圧制御発振器の中から何れか1個を選択する選択手段と、選択された電圧制御発振器の発振出力信号の位相と上記クロックの位相とを比較する位相比較器とを備え、該位相比較器の

出力に基づいて位相差に応じた電圧を出力する回路の出力電圧が制御電圧として 上記選択された電圧制御発振器に印加されるようにされていることを特徴とする 光伝送用送信回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、PLL回路(位相同期ループ)を搭載した半導体集積回路に適用 して有用な技術に関し、例えば光伝送に用いられる高速のデータ信号を送信する 光伝送用送信回路における送信同期用クロック生成回路に利用して特に有用な技 術に関する。

[0002]

【従来の技術】

半導体集積回路においては、動作クロック信号やタイミング信号を得るため P L L 回路が内蔵されることがある。

[0003]

従来、半導体チップに搭載されるPLL回路においては、その電圧制御発振器として、マルチバイブレータもしくはリングオシレータが一般に採用されている。また、近年では半導体チップ上にインダクタを形成する技術を用いてLC共振タイプの電圧制御発振器も高周波回路の分野を中心に採用されることもある。

[0004]

ところで、光伝送用の送信回路では、10GHzのような極めて高い周波数の信号を扱うため、動作クロックの僅かなジッタが信号波形の劣化に影響を与えてしまう。それゆえ、低ジッタの動作クロックが要求される。特に、上記送信回路を光伝送の中継系に用いる場合、信号波形の劣化は中継毎に積算されてしまうので、動作クロックのジッタ低減の要請は強い。

[0005]

PLL回路は位相雑音特性が悪いと発生するクロックのジッタが大きくなる。 そこで、低ジッタのクロックを生成するには、位相雑音特性に優れた電圧制御発 振器を用いる必要がある。また、PLL回路は周波数可変範囲が大きいことが望



まれる。しかしながら、マルチバイブレータ方式やリングオシレータ方式の電圧 制御発振器では発振周波数の可変範囲は広いものの、位相雑音特性は良くないと いうデメリットがある。一方、LC共振タイプの電圧制御発振器は、コンデンサ として容量可変ダイオードを用いるので、発振周波数の可変範囲は狭いが、位相 雑音特性に優れるという性質を有する。

#### [0006]

また、位相雑音特性に優れたものとして水晶発振器を用いた電圧制御発振器もあるが、これを用いる場合には電圧制御発振器をディスクリート部品としてチップ外に構成することとなるので、光伝送装置のモジュールサイズが増大し、該モジュールのコストを高騰させてしまう。

#### [0007]

#### 【発明が解決しようとする課題】

ところで、電圧制御発振器を半導体チップに集積化する場合、マルチバイブレータ方式、リングオシレータ方式およびLC発振方式を問わず、プロセスばらつきにより発振周波数の可変範囲が設計時のものからずれてしまうと云うことがある。周波数可変範囲がずれてしまうと、可変範囲の上限に近いところまたは下限に近いところで所望の発振周波数が得られないという問題が生じる。

#### [0008]

特に、周波数可変範囲の狭いLC共振型の電圧制御発振器を用いる場合には、そのコンデンサとしてPN接合容量を利用しているため、PN接合特性のばらつきにより一定の容量を得ることが難しく、しかも、その容量の可変範囲はそれほど広くないので、プロセスばらつきで可変容量範囲がずれてしまうと、電圧制御発振器として必要な発振周波数が得られず、PLL回路の歩留まりを低下させるという問題を発生させる。

#### [0009]

また、電圧制御発振器のその他のアプローチとして、所望の周波数を挟んで中心周波数が大小に大きく異なる2個の電圧制御発振器を形成し、これらを合成して広範囲な周波数可変範囲を有する電圧制御発振器を構成する技術も提案されている。しかしながら、このような電圧制御発振器にあっては、電圧制御発振器を

単体で構成した場合に比べると位相雑音特性が低下するという欠点がある。

[0010]

また、2個の電圧制御発振器を合成したものでは、個々の電圧制御発振器の周波数可変範囲が同方向にずれてしまえば、合成後に得られる周波数可変範囲も同様の方向にずれてしまう。半導体集積回路では、通常、同一素子を1チップ上の近接箇所に形成した場合に、これらの素子特性は同方向にずれるので、2個の電圧制御発振器を合成する方法でも、プロセスばらつきにより発振周波数の可変範囲がずれるという問題は解決できない。

[0011]

この発明の目的は、プロセスばらつきにより電圧制御発振器の可変制御範囲がずれた場合でも、所望の周波数の発振信号を高精度に得られるPLL回路を内蔵した半導体集積回路を提供することにある。

[0012]

また、この発明の目的は、位相雑音特性の優れたLC共振タイプの電圧制御発振器を使用し、且つ、所望の周波数範囲で制御が可能なPLL回路を内蔵した半導体集積回路を提供することにある。

[0013]

この発明の他の目的は、ジッタの少ない動作クロックにより光伝送信号の波形 劣化を低減しつつ、高歩留まりで製造できる光伝送用送信回路を提供することに ある。

[0014]

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

[0015]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を説明すれば、下記の とおりである。

[0016]

印加される制御電圧に応じた周波数で発振動作する電圧制御発振器と、該電圧

制御発振器の発振出力信号の位相と基準周波数の信号の位相とを比較する位相比較器とを含み、該位相比較器の出力に基づいて位相差に応じた電圧を出力する回路の出力電圧が電圧制御発振器に印加されて、上記電圧制御発振器の発振周波数が制御されるようにされたPLL回路(位相同期ループ)を備えた半導体集積回路において、上記電圧制御発振器は、インダクタとキャパシタとを有する共振回路を含み周波数可変範囲の中心周波数がそれぞれ異なる複数の共振型発振器と、これらの複数の共振型発振器の中から1個を選択する選択手段とを備えて構成する。

#### [0017]

このような手段によれば、プロセスばらつきで電圧制御発振器の周波数特性がずれた場合でも、中心周波数を異ならせた複数の電圧制御発振器の何れかから高い確率で所望の周波数特性を満たすものが見つかることとなる。それゆえ、位相雑音特性が優れ且つ周波数可変範囲の狭いLC共振型の電圧制御発振器を採用しても、選択手段により所望の周波数可変範囲を有した電圧制御発振器を使用することで、位相雑音特性に優れ且つ所望の周波数特性を有するPLL回路を高歩留まりで作成することが出来る。

#### [0018]

望ましくは、上記複数の共振型発振器は、周波数可変範囲が互いに連続もしくは重なりを有するようにすると良い。このように複数の共振型発振器を形成しておくことで、より所望の特性に近い発振器を上記複数の共振型発振器の中に作成しておくことが出来る。

#### [0019]

具体的には、上記インダクタは半導体基板上に螺旋状に形成された配線からなるスパイラル型インダクタであり、上記キャパシタ(コンデンサ)は逆方向接続されたPN接合からなる可変容量ダイオードである。

#### [0020]

なお、LC共振タイプの共振型発振器に限られず、マルチバイブレータ方式や リングオシレータ方式など、何れの方式の電圧制御発振器に対しても、本発明を 適用することが出来る。すなわち、周波数可変範囲の中心周波数がそれぞれ異な り且つ周波数可変範囲にが互いに連続もしくは重なりを有するように設計された 複数の電圧制御発振器(マルチバイブレータ方式やリングオシレータ方式のもの を含む)と、これらの複数の電圧制御発振器の中から1個を選択する選択手段と を備えた構成とする。それにより、所望の制御範囲を有するPLL回路を高歩留 まりで得ることが出来る。

#### [0021]

望ましくは、上記選択手段として、上記複数の共振型発振器の各々に対応された複数のヒューズを有するヒューズ回路を備え、該ヒューズ回路のヒューズのうち何れかが断線破壊又は導通破壊され、これに対応して1個を除く他の共振型発振器の電源が遮断されるように構成すると良い。

#### [0022]

このような構成によれば、ヒューズ回路の設定により何れかの共振型発振器の使用が固定され他の共振型発振器は動作不可とされるので、半導体集積回路を使用するユーザー側では電圧制御発振器の選択を改めて行う必要がなく、選択ミスなどの間違いを回避できる。また、使用しない電圧制御発振器は電源が遮断され動作不可とされるので、共振してPLL回路の特性を劣化させたり、ノイズを発生させるといった不具合を回避できる。

#### [0023]

具体的には、上記複数の共振型発振器には電源供給用トランジスタがそれぞれ設けられ、上記ヒューズ回路は、破壊されたヒューズに対応する共振型発振器の電源供給用トランジスタを通電状態に、また破壊されていないヒューズに対応する共振型発振器の電源供給用トランジスタを非通電状態にするようにして構成できる。

#### [0024]

また、上記複数の共振型発振器の出力側にはそれぞれ波形整形用のバッファ回路が設けられ、上記ヒューズ回路は、共振型発振器と対応させて複数の上記バッファ回路のうち1個を除く他の全てを動作不可とするように構成する。

#### [0025]

さらに望ましくは、上記選択手段として、制御信号に応じて何れか1個の共振



型発振器の出力をPLL回路に供給させ、他の共振型発振器の出力を遮断するセレクタ回路を備えるように構成すると良い。このような手段により、使用しない共振型発振器が共振して、PLL回路の特性を劣化させたり、ノイズを発生させるといった不具合を回避できる。

[0026]

【発明の実施の形態】

以下、本発明の好適な実施例を図面に基づいて説明する。

[0027]

図1は、本発明に係る光伝送用送受信回路を備えた光伝送モジュールの概略構成を示すブロック図である。

[0028]

同図において、100は複数チャネルの送信信号を時分割多重化して1本の光 伝送路により高速送信したり、その逆に光伝送路より受信した信号を各チャネル の信号に分離する光伝送用トランシーバ、210は光信号を電気信号へ変換する ホトダイオード、220は電気信号を光信号に変換するレーザダイオード、23 0は光電変換して得られた高速の電気信号の波形整形を行うプリアンプ、240 はレーザーダイオード220を駆動するドライバチップ240である。

[0029]

光伝送用トランシーバ100は、受信回路110と、送信回路120とが、単結晶シリコンのような1個の半導体チップ上に形成されてなる。受信回路110は、受信したデータ信号の波形を整形したり受信データ信号の変化をとらえてクロックを生成するCDR (Clock&Data Recovery) 回路111や、多重化されている16チャネルの受信データを各チャネル毎のデータ信号に分離するデマルチプレクサ112などから構成される。

[0030]

送信回路120は、データ信号の入力タイミングのばらつきを吸収するFIFO(ファーストイン・ファーストアウト)方式のバッファメモリ121、入力された16チャネルのデータ信号を時分割により1つのデータ信号に多重化するマルチプレクサ122、外部から入力される基準信号又は基準クロックとしての参

照クロックφrに同調させてマルチプレクサ122や後段のLDドライバチップ240の動作クロックを供給するPLL回路10等から構成される。

[0031]

この光伝送用トランシーバ100においては、光伝送用の高速データ信号として例えば10GHzの信号を扱う。そのため、PLL回路10は10GHzの動作クロックを低ジッタで発生する必要がある。

[0032]

図2には、PLL回路10の概略構成を示すブロック図を、図3には、PLL 回路10の電圧制御発振器周辺のブロック図を示す。

[0033]

本発明に係るPLL回路10は、半導体チップ上に複数の電圧制御発振器VCO1~VCOnを形成しておき、プロセスばらつきにより電圧制御発振器の特性がずれた場合でも、これら複数の電圧制御発振器VCO1~VCOnの中で周波数特性の要求を一番満たしているものを動作させ、その他のものは非動作とすることで、高歩留まりに所望の特性が得られるものである。

[0034]

図2および図3に示すように、PLL回路10は、複数の電圧制御発振器VCO1…, VCOnが形成されたVCO形成部11、複数の電圧制御発振器VCO1…, VCOnの出力のうち何れか1個の電圧制御発振器の出力を選択して出力するセレクタ12、各電圧制御発振器を動作可又は動作不可の状態に設定可能なヒューズスイッチ回路13、および、ヒューズスイッチ回路13の状態に応じてセレクタ12に選択制御信号を出力するセレクタ制御部14が設けられたVCO選択部15と、電圧制御発振器から出力される発振信号 φ0を分周(例えば16分周)する分周器DVD、分周された信号 φbとチップ外から入力された参照クロックφr(例えば622MHz)との位相比較を行う位相検出器PHC、並びに、位相検出器PHCから出力される信号Veに基づいて位相差に応じた電圧を発生するループフィルタLPF等から構成される。そして、ループフィルタLPFから出力される制御電圧Vcが電圧制御発振器VCO1~VCOnの周波数制御端子に印加されて、チップ外から入力される参照クロックφrに同調し、より

高い周波数(例えば16倍)で発振する。そして、分周前の10GHzのクロックが図1のマルチプレクサ122に動作クロックとして供給される。図2では省略しているが、各電圧制御発振器VCO1…,VCOnの後段には、各電圧制御発振器の出力を受けて波形整形するバッファ回路BUF1~BUFn(図3参照)が設けられている。

#### [0035]

この実施例のセレクタ12は、図3に示すように、2系統の信号の何れかを択一的に通過させる単位セレクタ回路SEL1、SEL2…を多段に構成したものである。すなわち、n個の電圧制御発振器の中から1個を選択するのであれば、初段にn/2個の単位セレクタ回路SEL1~SELi(i=n/2)を設け、その次の段にn/4個の単位セレクタ回路、そして最後のn/2段目に1個の単位セレクタ回路SELxを設ける。例えば、8個の電圧制御発振器がある場合には、初段に4個、次段に2個、その次の段に1個の合計7個の単位セレクタ回路が設けられる。これら複数の単位セレクタ回路SEL1、SEL2…には、回路の動作中、常にセレクタ制御部14から制御電圧が印加されており、それにより単位セレクタ回路SEL1、SEL2…は、回路の動作中、常に同じ信号パスを選択した状態にある。同一段に備わる複数の単位セレクタ回路には共通の制御電圧が印加され、各段毎に単位セレクタ回路を通過する信号パスが半分に選択されて最後の段で1つの信号パスが有効とされる。これら単位セレクタ回路SEL1、SEL2…の回路構成については後述する。

#### [0036]

ヒューズスイッチ回路13は、詳細な回路構成については後述するが、複数の電圧制御発振器VCO1~VCOnと、それに対応して設けられたバッファ回路BUF1~BUFnのうち、回路内に設けられたヒューズの切断(或いは導通破壊)により、使用する1組の電圧制御発振器およびバッファ回路を動作可能な状態にさせ、他組の電圧制御発振器およびバッファ回路を動作不可の状態にするものである。具体的には、ヒューズの切断または非切断により、電圧制御発振器およびバッファ回路の電流を供給または遮断して、動作可能又は不可の状態にする。上記ヒューズの切断は例えばウェハ形成後のプローブ試験において行う。

[0037]

セレクタ制御部14は、ヒューズスイッチ回路13内に設けられたヒューズスイッチの状態に基づいて、動作可能な状態にされた電圧制御発振器の信号のみがセレクタ12を通過するように、セレクタ12に備わる各単位セレクタ回路SEL1、SEL2…を切り換える制御電圧を生成するロジック回路である。上述したように、セレクタ12において同一段の単位セレクタ回路SEL1、SEL2…には同一の制御電圧が出力されるので、ロジック回路では単位セレクタ回路SEL1、SEL1、SEL2…の段数分の制御電圧が生成される。そして、これら制御電圧は相補的な差動電圧としてセレクタ12の単位セレクタ回路SEL1、SEL2…の各段にそれぞれ出力される。

[0038]

ループフィルタLPFは、例えば、位相検出器PHCから出力される参照クロックφrと帰還信号φbの位相差に応じて変化する誤差信号Veを直流電圧に変換する積分回路と、該電圧を増幅する増幅回路とから構成されるが、これらのうち積分回路を構成する抵抗やコンデンサは、チップに設けられた外部端子に外付け素子として接続される仕様になっており、これら外付け素子の抵抗値や容量値を調整することで、ループフィルタの特性を変化させる。

[0039]

図4は電圧制御発振器とバッファ回路の回路構成の一例を示す図である。

[0040]

電圧制御発振器は、配線を利用して螺旋状に配線を形成してなるスパイラルインダクタL1,L2と、PN接合に逆電圧を印加することで容量素子として作用させるとともに逆電圧の大きさに応じて容量値を変化させるバラクタダイオード(容量可変ダイオード)D1,D2とを備えている。一方のインダクタL1とダイオードD1の接合ノードn1には、フィードバックループを構成するための一方のトランジスタTr1のコレクタが接続され、他方のインダクタL2とダイオードD2の接合ノードn2には、フィードバックループを構成するための他方のトランジスタTr2のコレクタが接続されている。そして、インダクタL1,L2の一端側には電源電圧VCCが印加され、ダイオードD1,D2の他端側には

ループフィルタLPFからの制御電圧Vcが印加される。

#### [0041]

上記電圧制御発振器においては、ダイオードD1、インダクタL1およびトランジスタTr1、並びに、ダイオードD2、インダクタL2およびトランジスタTr2が、それぞれ組になって相互に作用しながら発振動作をする。すなわち、トランジスタTr1がオン状態のときにはインダクタL1に起電力が蓄えられるとともにダイオードD1が放電される一方、トランジスタTr1がオフ状態のときにはインダクタL1の起電力によりダイオードD1に充電がなされる。トランジスタTr1のベースは隣のダイオードD2とインダクタL2の接続ノードn2に接続されており、隣のダイオードD2とインダクタL2も180度位相がずれて同様の動作をするため、これらの相互作用により2組の共振回路が逆位相で且つ同一周波数で発振する。しかして、出力ノードn1, n2に同一周波数の差動信号が出力される。発振周波数は、インダクタL1, L2のインダクタンスLとダイオードD1, D2の容量値Cにより決まり1/ {2π√(L×C)}となる。そして、制御電圧Vcを変化させることで、バラクタダイオードD1, D2の容量値Cが変化して、発振周波数も変化する。

#### [0042]

バッファ回路は、電圧制御発振器からの差動出力信号をそれぞれベースに受ける2つのコレクタ接地型トランジスタTr3, Tr4を有し、該トランジスタTr3, Tr4で受けた信号をインピーダンス変換して出力する2組のエミッタホロワから構成される。

#### [0043]

図4の電圧制御発振器VCO1とバッファ回路BUF1においては、グランド (第2電源電圧)側に定電流源となるトランジスタP1, P2, P3や抵抗R1, R2, R3が設けられている。これらトランジスタP1, P2, P3はベースがそれぞれ共通にされており、制御端子Tcに印加される制御電圧により電流供給が制御されるようになっている。この制御端子Tcには、ヒューズスイッチ回路13からの制御電圧が印加される。

#### [0044]

図5にはバラクタダイオードD1の断面構造の一例の図を示す。

[0045]

同図において、300はP形の半導体基板、301はn型不純物を高濃度に拡散して形成したN形ウェル領域、304はフィールド酸化膜、302は例えばエピタキシャル成長により形成されるN形領域、303は302の表面に拡散により形成されるP形領域、309は金属膜、306は層間絶縁膜、307と310は層間絶縁膜306に形成されたコンタクトホール、308はアルミなどからなるアノード電極、311はカソード電極であり、これらの構成はバイポーラプロセスによりバイポーラトランジスタTrのベース、コレクタおよびベース電極、コレクタ電極と同一工程で形成することができる。

[0046]

バラクタダイオードD1がこのような構造を有する場合、その容量値は、PN接合を構成するN形領域302とP形領域303の面積、並びに、これら界面特性や不純物濃度などのPN接合特性により変化する。面積は通常のプロセスにより比較的ばらつきなく形成することが出来るが、界面特性や不純物濃度などのPN接合特性はプロセスによってばらつくことがある。そのため、上記のようなバラクタダイオードD1では通常のプロセスばらつきにより容量値が10~20パーセント近くもばらつくことがある。

[0047]

本発明に係るPLL回路10においては、VCO形成部11に設けられる複数の電圧制御発振器を、各電圧制御発振器毎にバラクタダイオードD1, D2のPN接合の面積を少しずつ異ならせて設計することで、その容量値が各電圧制御発振器毎に少しずつ異なるように形成する。プロセスばらつきによるPN接合特性のずれは、1ウェハ上の近接する範囲では同方向にずれるので、上記のようにPN接合の面積を異ならせて設計しておくことで、プロセスばらつきが生じても、各バラクタダイオードの容量値の相対比はあまり変化することがない。

[0048]

ここで、設計時における複数の電圧制御発振器の特性とプロセスばらつきによるその特性変化について説明する。

[0049]

図6は、容量ばらつきによる各電圧制御発振器の発振周波数の変化を示す説明図であり、 $(A-1) \sim (C-1)$  はバラクタダイオードC1, C2のアノードに印加される制御電圧VcとバラクタダイオードC1, C2の容量値の関係を示すグラフ、 $(A-2) \sim (C-2)$  は制御電圧Vcすなわちバラクタダイオード印加バイアスと電圧制御発振器の発振周波数の関係を示すグラフである。ここでは、電圧制御発振器 $VCO1 \sim VCOn$ として3個の電圧制御発振器(A, B, C)を用いた例を示している。

[0050]

本実施例のPLL回路10においては、図6(A-1)に示すように、複数の電圧制御発振器(A, B, C)毎にそのバラクタダイオードD1, D2の容量値が少しずつずれるように設計される。そして、設計通りにダイオードD1, D2の容量値が形成された場合、各電圧制御発振器(A, B, C)の発振周波数の可変特性は、同図(A-2)に示すようになる。グラフ中、バイアス可変範囲とは、ループフィルタLPFから出力される制御電圧Vcの可変範囲であり、この可変範囲に対応する各電圧制御発振器の発振周波数の変動範囲が、各電圧制御発振器の発振周波数の変動範囲が、各電圧制御発振器の周波数可変範囲となる。グラフ中、各電圧制御発振器(A, B, C)の周波数可変範囲をそれぞれA'B'C'で示す。

[0051]

設計時におけるバラクタダイオードD1, D2の容量値のずれ量は、プロセスによるばらつき量や、求められる周波数可変範囲の精度、並びに、作成する電圧制御発振器の個数などを考慮して、適宜決定されるが、電圧制御発振器の周波数可変範囲A'B'C'のうち、互いに近いもの同士(例えばA'とB'、又はB'とC')の上限部分と下限部分が連続もしくは重なるように設計する。

[0052]

プロセスばらつきがなくて設計通りの容量が得られた場合には、各電圧制御発振器のバラクタダイオードの容量値と、各電圧制御発振器の発振周波数の可動範囲は、図6(A-1),(A-2)のようになる。この場合、所望の周波数可変範囲が得られる電圧制御発振器は、中央の特性曲線Bを有する電圧制御発振器と



なり、この電圧制御発振器を使用するようにヒューズスイッチを設定することで PLL回路10を所望の特性で動作させることが出来る。

#### [0053]

一方、プロセスばらつきでバラクタダイオードの容量が増加した場合には、各電圧制御発振器のバラクタダイオードの容量値と、各電圧制御発振器の発振周波数可変範囲は、図6(B-1), (B-2)のようになる。プロセスばらつきがない場合に適性値となるように設計した特性曲線Bの電圧制御発振器の容量は適性値をオーバーし、その替わりに適性値よりずらして設計した特性曲線Cの電圧制御発振器の容量値が適性値となっている。その結果、特性曲線Bの電圧制御発振器の周波数可変範囲B'は適正値を下回り、特性曲線Cの電圧制御発振器の周波数可変範囲C'が適性値となっている。しかして、この適性値の電圧制御発振器を使用するようにヒューズスイッチを設定することでPLL回路10から所望の特性の出力が得られる。

#### [0054]

逆に、プロセスばらつきでバラクタダイオードの容量が減少した場合には、各電圧制御発振器のバラクタダイオードの容量値と、各電圧制御発振器の発振周波数可変範囲は、図6(C-1),(C-2)に示すようになる。この場合には、所望の周波数可変範囲が得られるのは特性曲線Aを有する電圧制御発振器となり、この電圧制御発振器を使用するようにヒューズスイッチを設定することで所望の特性を得ることが出来る。

#### [0055]

図8には、図3に示したセレクタ12を構成する単位セレクタ回路SEL1, SEL2…の具体的な回路例を示す。

#### [0056]

この実施例の単位セレクタ回路SEL1, SEL2…は、バイポーラシリーズゲートにより構成され、選択制御信号SEL, /SELに応じて前段から入力される2系統の差動信号CI1, /CI1, CI2, /CI2のうち1系統の差動信号を選択して差動出力信号OUT, /OUTとして後段に出力するものである。トランジスタTr6とTr7はエミッタ共通結合されてトランジスタTr10

のコレクタに接続され、トランジスタTr8とTr9とはエミッタ共通結合されてトランジスタTr11のコレクタに接続され、トランジスタTr10とTr11はエミッタ共通結合されて定電流用トランジスタTr13のコレクタに接続されている。

#### [0057]

図8において、トランジスタTr13のベースに印加されている電圧Vc1はセレクタ回路SEL1をアクティブ/非アクティブにするオン、オフ制御電圧である。光伝送用トランシーバ100の動作中は、常にハイレベルの制御電圧Vc1が印加されてセレクタ回路SEL1はアクティブにされる。

#### [0058]

セレクタ制御部14(図3)より供給される選択信号SEL、/SELはトランジスタTr10、Tr11のベースに接続され、何れか一方がオンされることによって選択パスが決定される。すなわち、選択信号SELがハイレベルで、もう一方の選択信号/SELがローレベルの場合には、トランジスタTr10がオン状態にトランジスタTr11がオフ状態となって、第1系統の差動信号CI1、/CI1が入力されるトランジスタTr6、Tr7がアクティブにされ、該差動信号CI1、/CI1に基づく出力差動信号OUT、/OUTが出力される。その逆の場合には、第2系統の差動信号CI2、/CI2に基づく出力差動信号OUT、/OUTが出力される。差動信号CI1、/CI1およびCI2、/CI2として電圧制御発振器の出力がバッファ回路を介して供給され、何れかの電圧制御発振器の出力が選択されて伝送される。

#### [0059]

図9には、図3のヒューズスイッチ回路13の一部の回路例と電圧制御発振器 との関係を示す。

#### [0060]

ヒューズスイッチ回路13は、複数の電圧制御発振器VCO1~VCOnにそれぞれ1:1で対応して設けられたヒューズスイッチ13aおよび定電流回路13bからなる。即ち、ヒューズスイッチ回路13には、図9のヒューズスイッチ13aと定電流回路13bの組が電圧制御発振器VCO1~VCOnの数だけ設

けられている。

[0061]

ヒューズスイッチ13aは、プローブ検査に用いられるプローブが接触可能なスイッチ端子Tswを備え、該スイッチ端子Tswと正の電源電圧VDDとの間に十分に大きな抵抗R10が接続され、また上記スイッチ端子Tswと負の電源電圧VSSとの間にベース・コレクタ接合がツェナーヒューズZ1となるようにトランジスタが接続されている。そして、スイッチ端子Tswの電圧が2個のCMOSインバータINV1,INV2に入力されて差動出力信号OUT,/OUTが生成されて出力されるようになっている。これら差動出力信号OUT,/OUTが生成されて出力されるようになっている。これら差動出力信号OUT,/OUTは次段の定電流回路13bに出力される。ヒューズスイッチ13aは、バイポーラプロセスにより形成される電圧制御発振器や後述の定電流回路13bと異なり、CMOSプロセスにより形成される。もちろん、ヒューズスイッチはバイポーラプロセスで形成してもよい。

[0062]

上記ヒューズスイッチ13aにおいて、スイッチ端子Tswがオープンの状態では、ツェナーヒューズZ1に電流が流れないので、スイッチ端子Tswの電圧はVDDとなり、ヒューズスイッチ13aの正相側の出力信号OUTはローレベルとなる。このとき対応する電圧制御発振器VCO1には電源供給が行われない状態となる。一方、スイッチ端子Tswにローレベルの電圧を外部から印加すると、ヒューズスイッチ13aの正相側の出力信号OUTはハイレベルとなる。このとき対応する電圧制御発振器VCO1に電源供給が行われる状態となる。

[0063]

また、スイッチ端子Tswに一定以上の高電圧を印加するとツェナーヒューズ Z1のPN接合を破壊することが出来る。そして、PN破壊によりツェナーヒューズZ1は導通し、抵抗R10は十分に大きいのでスイッチ端子Tswのノードの電圧はほぼVSSとなる。これにより、対応する電圧制御発振器VCO1の電源供給が可能な状態となる。

[0064]

つまり、ヒューズスイッチ13aにおいては、スイッチ端子Tswがオープン

な状態で、且つ、ヒューズが切断されてない状態では、対応する電圧制御発振器に電源供給が断たれて該電圧制御発振器は非アクティブな状態にされ、ヒューズを切断することで対応する電圧制御発振器に電源供給が行われるようになっている。また、ヒューズを切断しなくても、スイッチ端子Tswに外部からローレベルの電圧を印加することで、ヒューズを切断したのと同様に、対応する電圧制御発振器に電源供給を行い、該電圧制御発振器をアクティブな状態にしてテスト動作を行えるようになっている。

[0065]

定電流回路13bは、エミッタ接合されたトランジスタTr21, Tr22を有する差動入力段と、カレントミラー接続されたMOSFET Q20, Q21 およびトランジスタTr23, P1からなる2段のカレントミラー回路により電圧制御発振器VCO1に定電流を供給する回路として構成されている。定電流回路13bは、ヒューズスイッチ13aからの差動出力を一対の入力トランジスタTr21, Tr22のベースに受け、一方の入力トランジスタTr22がオンされた場合に、定電流用トランジスタTr20に流れる電流がMOSFET Q20に流され、カレントミラーによってMOSFET Q21からトランジスタTr23へ電流が流れる。

[0066]

そして、この電流と同じ大きさの電流がトランジスタTr23とカレントミラー接続された電圧制御発振器VCO1の電源供給用のトランジスタP1、並びに、バッファ回路BUF1のトランジスタP2,P3に流されて電圧制御発振器VCO1とバッファ回路BUF1が活性化されて動作するようになっている。

[0067]

また、ヒューズを切断しないままにしておくと電圧制御発振器とバッファ回路 に電流が流れず、回路が全く動作しない状態にされる。

[0068]

上記ヒューズスイッチのヒューズには幾つかのバリエーションが考えられる。

[0069]

図10にヒューズ回路の変形例を示す。

[0070]

図10(a)は、上述したツェナーヒューズZ1を用いた例である。スイッチ端子Tswに高電位を与えることで、ツェナーヒューズZ1を接合破壊できる。

[0071]

同図(b)は、ポリシリコン抵抗を所定の幅長に形成してなるポリシリコンヒューズPSを用いた例である。この場合には、ヒューズの切断により電流が遮断されるので、(a)のツェナーヒューズZ1の場合と異なり、ポリシリコンヒューズPSがスイッチ端子Tswと電源電圧VDDとの間に配設され、スイッチ端子Tswと電源電圧VSSとの間に十分に大きな抵抗R11が配設されている。

[0072]

この例においても回路動作は、ツェナーヒューズZ1を用いた場合とほぼ同様である。すなわち、スイッチ端子Tswがオープンの状態では、スイッチ端子Tswの電圧はハイレベルとなり、ヒューズスイッチ13aの正相側の出力信号OUTはローレベルとなる。このとき対応する電圧制御発振器VCO1には電源供給が行われない状態となる。また、スイッチ端子Tswにローレベルの電圧を外部から印加すると、ヒューズスイッチ13aの正相側の出力信号OUTはハイレベルとなり、このとき対応する電圧制御発振器VCO1に電源供給が行われる。

[0073]

また、ポリシリコンヒューズPSを切断するには、スイッチ端子Tswに一定以下の電圧を所定時間印加して、熱破壊によりポリシリコンヒューズPSを切断するのが望ましい。または、外部からレーザー照射により切断することもできる。ポリシリコンヒューズPSが切断されると、スイッチ端子Tswのノードの電圧は電源電圧VSSとなり、対応する電圧制御発振器VCO1に電源供給が行われる状態となる。

[0074]

図10(c)は、クロムヒューズCrを用いた例である。この場合の回路動作は上記ポリシリコンヒューズPSを用いた場合と同様である。クロムヒューズCrの切断は、外部からレーザーを照射することで行える。

[0075]

次に、上記実施例の光伝送用トランシーバ100のウェハ製造後の処理について説明する。

[0076]

( )

本実施例の光伝送用トランシーバ100においては、ウェハ製造後に複数の電圧制御発振器VCO1~VCOnの中から最適な周波数可変範囲を有するものを特定し、この電圧制御発振器のみを動作可能とし、他の電圧制御発振器を動作不可とする選択処理を行わなければならない。これらの処理は、ウェハ製造後のプローブ検査(P検)にて行うことが可能である。

[0077]

図11には、プローブ試験において電圧制御発振器を選択する処理手順のフローチャートを示す。

[0078]

選択処理は、先ず、プローブからの選択的な電圧印加により、複数の電圧制御発振器VCO1~VCOnのうち1個のみを動作可能とし他を動作不可能な状態にすることで開始される(ステップS1)。具体的には、複数のヒューズスイッチ13a…の全てのスイッチ端子Tsw…にそれぞれ独立したプローブを当て、試験する電圧制御発振器に対応するスイッチ端子Tswのみローレベルの電圧を印加し、他のスイッチ端子Tswはオープン状態とする。

[0079]


これによって、VCO形成部11の複数の電圧制御発振器VCO1~VCOnの1つに選択的に電源が供給され、選択されている電圧制御発振器(VCO回路)が発振動作する。ここで、この電圧制御発振器の発振周波数を測定する(ステップS2)。

[0800]

そして、全ての電圧制御発振器について上記ステップS2の発振周波数測定を 行ったか判断して(ステップS3)、全ての電圧制御発振器について測定が終わ るまでステップS1, S2の処理を繰り返し行う。

[0081]

全ての電圧制御発振器について発振周波数測定を行ったら、測定値を比べて最



[0082]

そして、最適とされた電圧制御発振器に対応するヒューズスイッチのスイッチ端子Tswに所定の高電圧を印加し、該ヒューズスイッチ内のヒューズを切断もしくは導通破壊する(ステップS5)。それにより、最適な電圧制御発振器のみ動作可能となりその他の電圧制御発振器は動作不能な状態になる。

[0083]

その後、ヒューズの切断により動作可能となった電圧制御発振器を発振させ、 発振周波数を検査して所望の発振周波数が得られていることを確認する(ステップS6)。そして、正常な動作が確認できたら後工程へと送る。

[0084]

以上のように、この実施例のPLL回路10によれば、プロセスばらつきで電圧制御発振器の周波数可変範囲がずれた場合でも、中心周波数を異ならせた複数の電圧制御発振器の中から高い確率で所望の周波数可変範囲を有するものが見つかることとなる。それゆえ、位相雑音特性に優れるものの、周波数可変範囲の狭いLC共振型の電圧制御発振器を採用しても、複数の電圧制御発振器の中から最適なものを特定し、ヒューズスイッチ回路13とセレクタ12により該電圧制御発振器のみ動作可能とすることで、位相雑音特性に優れ且つ所望の周波数特性を有するPLL回路10を作成することが出来る。これによって、このようなPLL回路10を備えた光伝送用トランシーバ100にあっては、動作クロックのジッタが少なく送信波形の劣化が少ないという高性能を有することとなり、歩留まりが向上するという効果が得られる。

[0085]

また、複数の電圧制御発振器を選択する構成として、ヒューズスイッチ13aにより電圧制御発振器と次段のバッファ回路の電源供給を可能又は不能にする構成を有しているので、光伝送用トランシーバ100を使用するユーザー側では電圧制御発振器の選択を改めて行う必要がなく、選択ミスなどの間違いを回避できる。また、使用しない電圧制御発振器は動作不可とされるので、共振してPLL回路の特性を劣化させたり、ノイズを発生させるといった不具合を回避できる。

[0086]

更に、複数の電圧制御発振器の中から1つを選択する構成として、1つの電圧制御発振器へのみ電源を供給し他の電圧制御発振器の電源を遮断するとともに、動作させる電圧制御発振器の出力のみPLL回路10に供給させ、非動作とする電圧制御発振器の出力はPLL回路10から電気的に切り離すセレクタ12を設けているので、電源供給されてない電圧制御発振器が共振して、PLL回路の特性を劣化させたり、ノイズを発生させるといった不具合を回避できる。

[0087]

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本 発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々 変更可能であることはいうまでもない。

[0088]

例えば、実施例では、光伝送用の受信回路110と送信回路120とが1チップに搭載された光伝送用トランシーバ1を例示して説明したが、送信回路120のみが1チップ上に設けられた光伝送用送信回路においても、本発明を効果的に適用できる。

[0089]

また、複数の電圧制御発振器の何れかを選択する手段として、ヒューズスイッチ回路13とセレクタ12の両方を用いなくても良く、例えば、セレクタ12のみとしたり、ヒューズスイッチ回路13のみとすることも出来る。また、セレクタ12の代わりにヒューズスイッチにより非動作の電圧制御発振器の出力を回路から切り離す構成としても良い。また、ヒューズスイッチ回路13を用いずに、電気的な制御だけで使用しない電圧制御発振器の電源供給を断つ構成を設けても良い。その場合、電圧制御発振器の選択はチップ外からセレクト信号を入力することで行うことも出来る。

[0090]

また、容量可変コンデンサは、上記のバイポーラプロセスで形成されるバラクタダイオードの他にも、種々の構成が適用可能である。図7は、MOS容量を利用したLC共振型の電圧制御発振器を示す回路図である。この例は、バラクタダ

イオードの替わりに、MOSFET Q1, Q2のゲートー基板間の容量を用いて、電圧制御発振器を構成したものであり、この場合には、MOSFET Q1, Q2のウェル領域にループフィルタLPFからの制御電圧Vcを印加して基板電位を変化させることで、その容量値を増減することができる。

[0091]

また、LC共振型の電圧制御発振器は、図4に示したタイプに限られず、インダクタとコンデンサにより共振させる種々のタイプの電圧制御発振器を用いても良い。また、複数の電圧制御発振器の中心周波数をそれぞれ異ならせる方法として、バラクタダイオードのPN接合部の面積を異ならせ、その容量値を異ならせる方式を例示したが、その他、スパイラルインダクタの径を異ならせ、そのインダクタンスを異ならせる方式でも良い。

[0092]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である光伝送用トランシーバ集積回路について説明したが、この発明はそれに限定されるものでなく、PLL回路を搭載する全ての半導体集積回路に広く利用することができる。

[0093]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば下記のとおりである。

[0094]

すなわち、本発明に従うと、プロセスばらつきで電圧制御発振器の周波数特性がずれた場合でも、中心周波数を異ならせた複数の電圧制御発振器の何れかから所望の周波数特性を満たすものを見つけて選択することで、位相雑音特性に優れ、所望の特性を有するPLL回路を実現できるという効果がある。

#### 【図面の簡単な説明】

【図1】

本発明に係る光伝送用送受信回路を備えた光伝送モジュールの概略構成を示すブロック図である。

【図2】

図1の光伝送用送信回路に備わるPLL回路の概略構成を示すブロック図である。

【図3】

図2のPLL回路の電圧制御発振器周辺の詳細を示すブロック図である。

【図4】

図3のLC共振型の電圧制御発振器とバッファ回路の構成例を示す回路図である。

【図5】

バラクタダイオードの断面構造の一例を示す図である。

【図6】

容量ばらつきによる各電圧制御発振器の発振周波数の変化を示す説明図である

【図7】

MOS容量を利用したLC共振型の電圧制御発振器の一例を示す回路図である

【図8】

図3のセレクタ回路の回路図である。

【図9】

図3のヒューズスイッチ回路の構成例を示す回路図である。

【図10】

図9のヒューズスイッチの変形例を示す図である。

【図11】

プローブ試験において電圧制御発振器を選択する処理手順を示すフローチャー トである。


【符号の説明】

- 10 PLL回路
- 11 VCO形成部
- 12 セレクタ


#### 特2000-197922

- 13 ヒューズスイッチ回路
- 13 ヒューズスイッチ
- 14 セレクタ制御部
- 15 VCO選択部
- 100 光伝送用トランシーバ
- 110 受信回路
- 112 デマルチプレクサ
- 120 送信回路
- 121 FIFOバッファメモリ
- 122 マルチプレクサ
- DVD 分周器
- LPF ループフィルタ
- PHC 位相比較器
- BUF1~BUFn バッファ回路
- VCO1~VCOn 電圧制御発振器
- D1, D2 バラクタダイオード
- L1, L2 スパイラルインダクタ
- P1, P2, P3 電源供給用トランジスタ
- Z1 ツェナーヒューズ
- PS ポリシリコンヒューズ
- Cr クロムヒューズ
- V c 制御電圧
- φ r 参照クロック
- φ 0 動作クロック


【書類名】 図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




## 【図7】




【図8】





【図9】




【図10】







【図11】



【書類名】 要約書

【要約】

【課題】 位相雑音特性の優れたLC共振タイプの電圧制御発振器を使用し、且つ、所望の周波数可変範囲を有するPLL回路を搭載した半導体集積回路を、高歩留まりで製造可能にする。

【解決手段】 印加された制御電圧に応じた発振周波数で発振動作するLC共振型の電圧制御発振器と、該電圧制御発振器の発振出力信号 ø b の位相と参照クロック ø r の位相とを位相比較する位相比較器 P H C と、位相比較器 P H C の出力に基づいて位相差に応じた電圧を出力するループフィルタLPFとを有する P L L 回路 1 O を搭載した半導体集積回路において、周波数可変範囲の中心周波数がそれぞれ異なる複数の電圧制御発振器 V C O 1 , V C O 2 … と、これらの複数の電圧制御発振器 V C O 1 , V C O 2 … と、これらの複数の電圧制御発振器 V C O 1 , V C O 2 … と、これらの複数の電圧制御発振器 V C O 1 , V C O 2 … の中から 1 個を選択する選択手段 1 2 , 1 3 とを備えて構成する。

【選択図】 図2

### 認定・付加情報

特許出願の番号

特願2000-197922

受付番号

50000822929

書類名

特許願

担当官

第一担当上席

0090

作成日

平成12年 7月 3日

<認定情報・付加情報>

【提出日】

平成12年 6月30日

## 出願人履歷情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所